【玩轉多核異構】T153核心板RISC-V核的實時性應用解析
在智能硬件功能持續(xù)升級的當下，傳統單片機以及傳統的MPU都面臨著"力不從心"的困境——多網絡協同、多串口并發(fā)、多通道無線通信等復雜需求，以及文件管理、數據加密、人機交互、數據壓縮等增強功能，單核方案已難以全面承載。
在這樣的背景下，"管理核+實時核"的雙核異構架構的方案逐漸脫穎而出，成為破局關鍵。因此，選擇一款集成度高、通信效率優(yōu)、成本可控的多核異構主控平臺，就成為破解當前困局的更優(yōu)答案。
? FET153-S核心板
飛凌嵌入式FET153-S核心板基于全志T153處理器設計，面向工業(yè)與電力應用。該處理器集成四核Cortex-A7與一顆獨立64位玄鐵E907 RISC-V MCU，具備豐富的接口資源與工業(yè)級可靠性，完美契合現代FTU對處理性能與實時性的雙重需求。
- 四核Cortex-A7主處理器
- 獨立64位玄鐵E907 RISC-V MCU
- 10路UART、24路GPADC、6路TWI接口、30路PWM
- 工業(yè)級可靠性設計
- 面向工業(yè)與電力應用場景優(yōu)化
? 01 實時方案: AP+MCU系統架構
飛凌嵌入式T153核心板支持AP+MCU模式的實時方案。AP+MCU系統架構為Linux+MCU RTOS/Bare-metal。運行LinuxAP處理器核心作為主核（Master Core）；運行RTOS/Bare-metal的MCU處理器核心作為從核（Remote Core）。主核負責整個多核異構系統中共享資源的劃分和管理，并運行主站服務程序。
? 02 RISC-V核的接口資源
? 應用實例
? SPI數據收發(fā)
① 功能介紹
本案例為SPI外回環(huán)測試，即將SPI的MOSI和MISO兩個引腳短接進行數據收發(fā)。
② 效果展現
AD采樣芯片采用兩線制串行總線接口進行數據傳輸，其標稱典型通信速率可達20MHz級別。該兩線制串行總線在電氣特性和時序規(guī)范上與標準SPI接口高度契合，支持主從模式下的全雙工同步通信板載SPI控制器支持最高通信速率達50MHz，SPI硬件控制器能夠精確生成滿足AD芯片建立時間和保持時間要求的時鐘信號，確保數據傳輸的可靠性。
? 中斷嵌套
① 功能介紹
本案例采用兩個定時器進行中斷嵌套測試。
② 效果展現
測試方法：配置兩個不同優(yōu)先級的定時器，低優(yōu)先級定時器（timer3）定時1s，回調中延遲900ms，以此達到延遲退出中斷的時間。高優(yōu)先級定時器（timer2）定時100ms，中斷回調中不加延時。
測試現象：在低優(yōu)先級中斷中，被高優(yōu)先級的中斷打斷，并且執(zhí)行完高優(yōu)先級中斷后程序回到低優(yōu)先級中斷中繼續(xù)執(zhí)行。
? 核間通信RPMgs
① 標準框架
RPMsg是一種基于Virtio的消息總線，構建于Virtio框架之上，用于實現處理器間的消息傳遞。每個RPMsg通道包含本地源地址和遠程目標地址，消息可在兩者之間傳輸。
Virtio提供了共享內存管理與虛擬設備支持，其核心是成對的vring（環(huán)形緩沖區(qū)），分別用于發(fā)送和接收消息。這兩個vring共同構成一個環(huán)形隊列，vring緩沖區(qū)即為處理器間的共享內存區(qū)域。當共享內存中有新消息到達時，mailbox框架會通知相應處理器進行接收處理。
② 通信流程
- 在DSP端調用rpmsg_test_init()接口，并創(chuàng)建rpmsg端點
- 在主處理器的debugfs節(jié)點的write函數中先從用戶層得到要傳輸的數據，并調用rpmsg_send()函數發(fā)送至DSP
- DSP在接收到數據之后，調用callback函數，將接收到數據顯示出來
- DS中調用rpmsg_test_send()接口（內部真實調用rpmsg_send()函數），發(fā)送數據至主處理器
- 在主處理器接收到數據之后，callback回調會調用rpmsg_test_cb()函數，將接收到的數據顯示出來，完成 CPUX→DSP、DSP→CPUX通信的完整回路
③ 通信優(yōu)化
● 普通傳輸：乒乓示例
基礎的雙核數據交互模式，適用于小數據量、低頻次通信場景。
● 大數據傳輸優(yōu)化
在實際應用中，原始RPMsg框架在通信傳輸方面存在一定的局限性，主要表現為單次數據負載上限較低，默認僅為496字節(jié)。以傳輸1MB數據為例，需拆分為約2114次發(fā)送操作方可完成。
每次數據傳輸需觸發(fā)兩次中斷，累計中斷次數高達4228次，頻繁的中斷處理引入了顯著的性能開銷。同時，實測單次傳輸496字節(jié)耗時約1.05毫秒。
綜合上述因素，完成1MB數據的傳輸總耗時約為2.2秒，該傳輸效率在當前應用場景下難以滿足用戶對實時性與吞吐量的要求。
全志科技在RPMsg基礎上增加了RPBuf大數據傳輸框架，顯著提升傳輸效率。
★ 技術總結
飛凌嵌入式153核心板憑借其異構多核架構展現出了卓越的通信性能，能夠為諸多應用提供高效可靠的核心支撐，特別適用于對實時性和穩(wěn)定性要求極高的智能應用場景。
相關產品 >
-
FET153-S核心板
全志 T153 是面向工業(yè)領域的高性能處理器，基于全志 T153 開發(fā)的 T153 核心板，采用 4 核 Cortex-A7+64 位 RISC-V 異構架構，主頻達 1.6GHz（A7）+600MHz（RISC-V），兼顧高效數據處理與實時控制需求。原生支持 3 路 GMAC 千兆以太網、2 路 CAN-FD、LocalBus 并行總線，接口資源豐富，cpu引腳全引出，適配多設備連接。核心板采用 100% 國產工業(yè)級元器件，-40℃~85℃寬溫穩(wěn)定運行，支持國密算法與安全啟動，滿足電力、工業(yè)控制、新能源、醫(yī)療等場景需求，且提供 10-15 年供貨保障，助力用戶產品快速落地。了解詳情
-
OK153-S開發(fā)板
全志 T153 開發(fā)板是專為工業(yè)場景打造的國產核心開發(fā)載體，以全志 T153 處理器為核心，搭載 4×Cortex-A7+64 位 RISC-V 多核異構架構，兼顧高性能數據處理與低功耗實時控制需求。集成 3 路 GMAC 千兆以太網、2 路 CAN-FD、LocalBus 等工業(yè)關鍵接口，搭配完善的 Linux/Android SDK 及硬件開發(fā)資料，可快速適配工業(yè)控制、電力、新能源等領域，助力用戶低成本、高效率推進國產化項目研發(fā)。 了解詳情
換一批
